## (19) 世界知的所有権機関 国際事務局



## 

(43) 国際公開日 2005 年3 月31 日 (31.03.2005)

PCT

## (10) 国際公開番号 WO 2005/029584 A1

(51) 国際特許分類7:

H01L 27/04, 21/82, 21/66

(21) 国際出願番号:

PCT/JP2004/012904

(22) 国際出願日:

2004年8月31日(31.08.2004)

(25) 国際出願の言語:

日本語

(26) 国際公開の言語:

日本語

(30) 優先権データ:

特顯2003-330344 2003年9月22日(22.09.2003) JP


(71) 出職人 (来図を除く全ての指定国について): 松下電 器座業株式会社 (MATSUSHITA ELECTRIC INDUS-TRIAL CO., LTD.) [JP/JP]; 〒5718501 大阪府門真市大 宇門真 1 0 0 6 番地 Osaka (JP). (72) 発明者; および

(75) 免明者/出願人 (米国についてのみ): 曽川 康代 (SO-GAWA, Yasuyo). 西川 和彦 (NISHIKAWA, Kazuhiko). 廣路 改則 (HIROFUJI, Masanori).

- (74) 代理人: 早瀬 憲一 (HAYASE, Kentchi); 〒5320003 大 阪府大阪市淀川区宮原 3 丁目 4 番 3 0 号 ニッセイ 新大阪ビル 1 3 階 早瀬特許事務所 Osaka (JP).
- (81) 指定国 (表示のない限り、全ての種類の国内保護が可能): AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LY, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW.

(検葉有)

- (54) Title: SEMICONDUCTOR INTEGRATED CIRCUIT
- (54) 発明の名称: 半導体集積回路



(57) <u>Abstract</u>: In a plurality of semiconductor integrated circuits existing on a semiconductor wafer, there are provided a function circuit (3); a plurality of pads (4); and wires (8) that are electrically connected to the pads (4) and that contact the bump of a probe card (7). At least two wires (8a,8b) do not contact each other but contact a bump (6) and areas other than the bump area at the same time, thereby implementing a wafer level burn-in. In this way, a wafer level burn-in can be implemented even in a case of reducing the chip area.

(被集有)